問(wèn)答題解釋局部失效率與全局失效率。
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題解釋子塊放置技術(shù)。
4.問(wèn)答題簡(jiǎn)述通過(guò)編譯優(yōu)化降低cache失效率的基本思想。
5.問(wèn)答題解釋偽相聯(lián)cache的工作原理。
最新試題
若Cache的4個(gè)塊號(hào)為C0、C1、C2和C3,列出程序執(zhí)行過(guò)程中的Cache塊地址流。
題型:?jiǎn)柎痤}
如果N=100,采用指令取消技術(shù)后,在程序執(zhí)行過(guò)程中,能夠節(jié)省多少個(gè)指令周期?
題型:?jiǎn)柎痤}
共需要多少個(gè)觸發(fā)器和多少個(gè)與門(mén)?
題型:?jiǎn)柎痤}
畫(huà)出其中一組的邏輯圖。
題型:?jiǎn)柎痤}
若采用LRU替換算法,計(jì)算Cache的塊命中率。
題型:?jiǎn)柎痤}
寫(xiě)出主存地址和Cache地址的格式,并標(biāo)出各字段的長(zhǎng)度。
題型:?jiǎn)柎痤}
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器,假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
題型:?jiǎn)柎痤}
設(shè)16個(gè)處理器編號(hào)分別為0,1,…,15,要用單級(jí)互連網(wǎng)絡(luò),當(dāng)互連函數(shù)分別為:(1)Cube3(Cube1)(5)Butterfly(Butterfly)(8)σ-1(9)β(1)(13)ρ(2)時(shí),第13號(hào)處理器分別與哪一個(gè)處理器相連?
題型:?jiǎn)柎痤}
至少要分配給該程序多少個(gè)主存頁(yè)面才能獲得最高的命中率?
題型:?jiǎn)柎痤}
如果把一條指令的執(zhí)行過(guò)程分解為“取指令”、“分析”(包括譯碼和取操作數(shù)等)和“執(zhí)行”(包括運(yùn)算和寫(xiě)回結(jié)果等)三個(gè)階段,并采用三級(jí)流水線(xiàn)。仍然要采用指令取消技術(shù),請(qǐng)修改上面的程序。
題型:?jiǎn)柎痤}