A.CMOS允許懸空
B.TTL不允許懸空
C.TTL允許懸空
D.CMOS不允許懸空
您可能感興趣的試卷
你可能感興趣的試題
A.電源電壓極性不得接反,其額定值為5V
B.與非不使用的輸入端接“1”
C.與非門輸入端可以串有電阻器,但其值不應(yīng)大于開門電阻
D.或非門不使用的輸入端接“0”
A.檢流計(jì)的指示值為零
B.相鄰橋臂電阻成比例,電橋才平衡
C.對(duì)邊橋臂電阻的乘積相等,電橋也平衡
D.四個(gè)橋臂電阻值必須一樣大小,電橋才平衡
A.理想的電壓源與電流源之間可以等效
B.要保持端鈕的極性不變
C.兩種模型中的電阻R0是相同的,但連接關(guān)系不同
D.兩種模型的等效是對(duì)外電路而言
A.二極管
B.三極管
C.晶閘管
D.場(chǎng)效應(yīng)管
A.電阻
B.電容
C.電感
D.二極管
最新試題
清零端與脈沖信號(hào)的狀態(tài)無(wú)關(guān),所以叫做同步清零。
3個(gè)JK觸發(fā)器,通過(guò)電路設(shè)計(jì),可以接成()進(jìn)制以內(nèi)的,任意進(jìn)制的計(jì)數(shù)器。
對(duì)理想運(yùn)放,當(dāng)運(yùn)放工作在線性區(qū)時(shí),其輸出電壓與兩個(gè)輸入端的電壓差呈非線性關(guān)系。
所謂異步時(shí)序邏輯電路,是指電路中所有的觸發(fā)器,具有同一個(gè)時(shí)鐘脈沖CP的作用,因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。
二進(jìn)制計(jì)數(shù)器具有分頻的作用,分頻的規(guī)律表現(xiàn)為:3位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)()分頻。
4位二進(jìn)制加法計(jì)數(shù)器的,計(jì)數(shù)長(zhǎng)度為()
全加器的輸入信號(hào)是()
由兩個(gè)觸發(fā)器組成的時(shí)序電路,所以其工作狀態(tài)應(yīng)為()種。
將任意一個(gè)無(wú)效狀態(tài)代入狀態(tài)方程里,它總能進(jìn)入到這個(gè)循環(huán)狀態(tài),那么也就是說(shuō)明,這個(gè)電路具有自起功能。
本征半導(dǎo)體是(),導(dǎo)電能力弱。