A.VCC
B.RD
C.C—U
D.GND
您可能感興趣的試卷
你可能感興趣的試題
A.電源VCC
B.電阻R1
C.電阻R2
D.電容C
A.電阻R
B.電容C
C.C-U端電位
D.電源VCC
A.0.7RC
B.RC
C.1.1RC
D.1.4RC
A.15V
B.10V
C.5V
D.2.5V
A.雙門(mén)RC
B.三門(mén)RC環(huán)形
C.555構(gòu)成
D.石英晶體
最新試題
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是()
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?