A.置0
B.置1
C.保持記憶
D.裝態(tài)不定
您可能感興趣的試卷
你可能感興趣的試題
A.D觸發(fā)器
B.同步觸發(fā)器
C.JK觸發(fā)器
D.T和T’觸發(fā)器
A.基本RS觸發(fā)器
B.同步觸發(fā)器
C.主從觸發(fā)器
D.JK觸發(fā)器
A.具有兩個能自行保持的穩(wěn)定狀態(tài)
B.有三個穩(wěn)定狀態(tài)
C.根據(jù)不同的輸入信號可以置成1或0狀態(tài)
D.沒有記憶功能
A.狀態(tài)轉(zhuǎn)換真值表
B.特性方程
C.狀態(tài)轉(zhuǎn)換圖
D.狀態(tài)轉(zhuǎn)換卡諾圖
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
最新試題
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點。如果用HDPLD來實現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
以下代碼中為無權(quán)碼的為()。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。