A.寫方程式
B.計(jì)算并列出狀態(tài)轉(zhuǎn)換表
C.畫出狀態(tài)轉(zhuǎn)換圖或者時(shí)序圖
D.根據(jù)狀態(tài)轉(zhuǎn)換圖或時(shí)序圖說明電路的邏輯功能
您可能感興趣的試卷
你可能感興趣的試題
A.統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)
B.用于記時(shí)、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
A.驅(qū)動方程
B.輸出方程
C.時(shí)鐘方程
D.狀態(tài)方程
A.同步時(shí)序邏輯電路
B.異步時(shí)序邏輯電路
C.555定時(shí)器電路
D.脈沖產(chǎn)生電路
A.加法計(jì)數(shù)器
B.二進(jìn)制計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.N進(jìn)制計(jì)數(shù)器
A.同步時(shí)序邏輯電路狀態(tài)的變化與時(shí)鐘脈沖同步,而異步時(shí)序電路中沒有統(tǒng)一的時(shí)鐘脈沖,電路的狀態(tài)隨輸入信號的改變而相應(yīng)改變。
B.異步時(shí)序電路的每個(gè)狀態(tài)都是“穩(wěn)定狀態(tài)”,而同步時(shí)序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時(shí)序電路中,任一時(shí)刻,幾個(gè)輸入變量可以同時(shí)變化。
D.異步時(shí)序電路中,每個(gè)時(shí)刻僅允許一個(gè)輸入信號發(fā)生變化,以避免電路中可能出現(xiàn)的競爭現(xiàn)象。
最新試題
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
TTL與非門閾值電壓UT的典型值是()
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
以下代碼中為無權(quán)碼的為()。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。