多項(xiàng)選擇題復(fù)雜可編程邏輯器件CPLD是EPLD的改進(jìn)型器件,一般情況下,CPLD器件至少包含三種結(jié)構(gòu)()。
A.可編程邏輯宏單元
B.可編程I/O單元
C.可編程寄存器
D.可編程內(nèi)部連線
您可能感興趣的試卷
你可能感興趣的試題
1.多項(xiàng)選擇題可檫除的可編程邏輯器件EPLD的基本邏輯單位是宏單元,它由()三部分組成。
A.可編程的與—或陣列
B.可編程寄存器
C.可編程I/O
D.可編程的與非陣列
2.多項(xiàng)選擇題下列對(duì)可編程邏輯器件GAL描述正確的是()
A.可在線編程
B.可重復(fù)編程
C.可電檫寫
D.可設(shè)置加密位
3.多項(xiàng)選擇題可編程只讀存儲(chǔ)器PROM包含()。
A.EPROM
B.EEPROM
C.PLA
D.PAL
4.多項(xiàng)選擇題下列器件中,屬于PLD器件的是()。
A.PROM
B.PAL
C.SRAM
D.GAL
5.多項(xiàng)選擇題邏輯器件()屬于用戶定制電路。
A.GAL
B.邏輯門
C.PROM
D.PLA
最新試題
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
題型:單項(xiàng)選擇題
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
題型:單項(xiàng)選擇題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
題型:單項(xiàng)選擇題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
題型:單項(xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
題型:單項(xiàng)選擇題
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲(chǔ)容量為多少?
題型:問答題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型:問答題
以下代碼中為無權(quán)碼的為()。
題型:單項(xiàng)選擇題
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
題型:單項(xiàng)選擇題
ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來實(shí)現(xiàn)()。
題型:單項(xiàng)選擇題