A.CPU訪問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問(wèn)存儲(chǔ)器所需的時(shí)間越長(zhǎng)
B.大多數(shù)個(gè)人計(jì)算機(jī)中可配置的內(nèi)存容量?jī)H受地址總線位數(shù)限制
C.因?yàn)閯?dòng)態(tài)存儲(chǔ)器是破壞性讀出，所以必須不斷地刷新
D.一般情況下，ROM和RAM在存儲(chǔ)體中是統(tǒng)一編址的
您可能感興趣的試卷
你可能感興趣的試題
A.立即尋址
B.直接尋址
C.間接尋址
D.變址尋址
A.16
B.20
C.24
D.32
A.CPU從主存取出一條指令的時(shí)間
B.CPU執(zhí)行一條指令的時(shí)間
C.CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間
D.時(shí)鐘周期時(shí)間
A.數(shù)據(jù)寄存器
B.通用寄存器或累加器
C.程序狀態(tài)字
D.地址寄存器
A.減少主機(jī)箱的體積
B.解決容量、價(jià)格、速度三者之間的矛盾
C.保存大量數(shù)據(jù)方便
D.操作方便
A.程序計(jì)數(shù)器
B.指令寄存器
C.地址寄存器
D.地址譯碼器
A.速度慢、價(jià)格低、容量大
B.速度快、容量大、價(jià)格高
C.速度快、用戶(hù)存儲(chǔ)信息易丟失
D.速度快、用戶(hù)存儲(chǔ)信息不易丟失
A.為0
B.為1個(gè)周期
C.相等
D.不等
A.地址譯碼器
B.指令譯碼器
C.地址寄存器
D.指令寄存器
A.打印機(jī)
B.觸摸屏
C.鍵盤(pán)
D.顯示器
最新試題
在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中。空白（4）處應(yīng)選擇（）
單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用（）。
某寄存器中的值有時(shí)是數(shù)值，有時(shí)又是地址，這只有計(jì)算機(jī)的（）才能識(shí)別它。
PCI總線是計(jì)算機(jī)中一種非常重要的外部總線，從數(shù)據(jù)寬度上看，PCI總線有32b、64b之分；從總線速度上分，有33MHz、66MHz兩種。經(jīng)過(guò)改良后的PCI-X，最高可以達(dá)到64b@133MHz，其數(shù)據(jù)傳輸速率為（）。
在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中?？瞻祝?）處應(yīng)選擇（）
采用串行接口進(jìn)行七位ASCII碼的傳送，帶有一位奇校驗(yàn)位、一位起始位和一位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為（）。
運(yùn)算器是CPU的核心部件之一，其主要功能是（）。
計(jì)算機(jī)的存儲(chǔ)器采用多級(jí)方式是為了（）。
下列部件中不屬于輸入設(shè)備的有（1）。既可作為輸入設(shè)備，又可以作為輸出設(shè)備的是（2）?？瞻祝?）處應(yīng)選擇（）
在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中。空白（2）處應(yīng)選擇（）