單項(xiàng)選擇題兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
A.變?yōu)?
B.保持1不變
C.保持0不變
D.無法確定
您可能感興趣的試卷
你可能感興趣的試題
3.單項(xiàng)選擇題用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
A.非門
B.與非門
C.或門
D.或非門
4.單項(xiàng)選擇題利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
A.2-4
B.3-8
C.4-16
D.無法確定
5.單項(xiàng)選擇題10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號。
A.1
B.9
C.10
D.多
最新試題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
題型：單項(xiàng)選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項(xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：單項(xiàng)選擇題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
題型：問答題
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
題型：單項(xiàng)選擇題
如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
題型：問答題
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
題型：單項(xiàng)選擇題
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
題型：單項(xiàng)選擇題