判斷題邏輯電路所反映的是輸入狀態(tài)（因）和輸出狀態(tài)（果）之間邏輯關(guān)系的電路。
您可能感興趣的試卷
最新試題
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
題型：單項選擇題
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
題型：單項選擇題
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。
題型：單項選擇題
在對數(shù)字鐘計時、校時模塊進行仿真時，設(shè)秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復(fù)位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
題型：單項選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
題型：多項選擇題
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
題型：單項選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
?某次電路實驗中，一同學(xué)按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
題型：單項選擇題
?CS放大器中引入源極電阻RS，其作用有（）。?
題型：多項選擇題
CG放大器因其輸入電阻過小，因此沒什么用處。
題型：判斷題