在如圖所示的共基放大電路中，晶體管的β＝50，rbb=50Ω，RB1=30Ω，Ucc=12V，Rc=3kΩ，RB2=15kΩ，RE=2kΩ，RL=3kΩ。
（1）計算放大器的直流工作點。
（2）求放大器的Au2、Ri和Ro。
您可能感興趣的試卷
你可能感興趣的試題
，輸入電阻Ri和輸出電阻Ro。設基極靜態(tài)電流IBQ=20μA，RC=2kΩ，RL=2kΩ，UCC=9V，RS=150Ω，rbb=0，厄爾利電壓UA=100V，β=100，C為隔直、耦合電容。
最新試題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?CD放大器的性能特征有（）。?
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
在對數(shù)字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。
?CG放大器的性能描述合理的是（）。
?CS放大器中引入源極電阻RS，其作用有（）。?
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。