A.電壓放大倍數(shù)高
B.輸出電流小
C.輸出電阻增大
D.帶負載能力強
您可能感興趣的試卷
你可能感興趣的試題
A.Vcc/2
B.Vcc/2-UCES
C.2Vcc
A.0.5Pom
B.0.4Pom
C.0.2Pom
A.線性失真
B.飽和失真
C.截止失真
A.甲類
B.甲乙類
C.乙類
A.50%
B.78.5%
C.100%
最新試題
?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時顯示各自對應的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
?CG放大器的性能描述合理的是（）。
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應的是（）。
在對數(shù)字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
?verilogHDL中已經預先定義了的門級原型的符號有（）。
?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）
以下哪個MOS放大器組態(tài)結構最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
?verilogHDL的基本結構中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結束方式是（）。