單項(xiàng)選擇題?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。

A.過程描述方式
B.行為描述方式
C.數(shù)據(jù)流描述方式
D.尋跡描述方式


您可能感興趣的試卷

最新試題

?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過程中,該同學(xué)觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。

題型:單項(xiàng)選擇題

?CS放大器中引入源極電阻RS,其作用有()。?

題型:多項(xiàng)選擇題

?CD放大器的性能特征有()。?

題型:多項(xiàng)選擇題

?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。

題型:多項(xiàng)選擇題

?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。

題型:判斷題

現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是()。

題型:單項(xiàng)選擇題

?數(shù)字頻率計(jì)采用4個數(shù)字的BCD碼計(jì)數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()

題型:單項(xiàng)選擇題

假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時,溝道夾斷點(diǎn)向漏極移動。

題型:判斷題

?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計(jì)數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計(jì)數(shù)器至少需要多少位?()

題型:單項(xiàng)選擇題

MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???

題型:判斷題