A.P型半導體和N型半導體材料本身不帶電
B.P型半導體中，由于多數(shù)載流子為空穴，所以它帶正電
C.N型半導體中，由于多數(shù)載流子為自由電子，所以它帶負電
D.N型半導體中，由于多數(shù)載流子為空穴，所以它帶負電
您可能感興趣的試卷
你可能感興趣的試題
由理想二極管組成的電路如圖所示，其A、B兩端的電壓為（）。
A.+6V
B.-6V
C.-18V
D.+18V
A.空穴
B.自由電子
C.自由電荷
D.空穴和自由電子
A.正向
B.雙向
C.單向
D.反向
A.鍺
B.塑料
C.銅
D.云母
A.輸入電阻小，輸出電阻大
B.輸入電阻小，輸出電阻小
C.輸入電阻大，輸出電阻小
D.輸入電阻大，輸出電阻大
最新試題
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
已知某N溝道增強型MOS場效應管的。下表給出了四種狀態(tài)下和的值，那么各狀態(tài)下器件的工作狀態(tài)為（）。
?在verilogHDL的數(shù)字表達方式用，和十進制數(shù)127表示的數(shù)字相同的表達方式有（）。
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。