您可能感興趣的試卷
你可能感興趣的試題
A.約為原來的0.5倍
B.約為原來的2倍
C.約為原來的4倍
D.基本不變
A.晶體管把交流能量進行放大
B.晶體管把小能量進行放大
C.放大器不消耗電能
D.把直流電源提供的能量轉(zhuǎn)換成交流信號
A.共基極
B.共集電極
C.共發(fā)射極
D.不確定
A.電流放大作用
B.電壓放大作用
C.功率放大作用
D.儲存能量作用
A.共基極電路
B.共射極電路
C.共集電極電路
最新試題
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
?verilog語法中，間隔符號主要包括（）。