A.0.5V
B.0.7V
C.0.1V
D.0.3V
您可能感興趣的試卷
你可能感興趣的試題
A.2
B.4
C.7
D.16
A.o
B.1
C.不唯一
D.邏輯概念錯(cuò)誤
A.與非
B.或非
C.同或
D.異或
A.代碼短
B.記憶方便
C.兩組相鄰代碼之間只有一位不同
D.同時(shí)具備以上三者
A.5421碼
B.8421碼
C.余3碼
D.循環(huán)碼
最新試題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()