單項選擇題欲增加集成單穩(wěn)電路的延遲時間tw，可以（）。
A.提高VCC
B.降低VCC：
C.增大CX，
D.減小RX
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題CMOS精密單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)時間tw為（）。
A.0.7RxCx
B.RxCx
C.1.1RxCx
D.2.2RxCx
2.單項選擇題TTL集成單穩(wěn)態(tài)電路的暫穩(wěn)態(tài)時間tw為（）。
A.0.7RxCx
B.RxCx
C.1.1RxCx
D.2.2RxCx
3.單項選擇題TTL與非門構(gòu)成的單穩(wěn)態(tài)電路中，其定時元件R應(yīng)滿足（）條件。
A.≤2KΩ
B.≥2KΩ
C.≤700Ω
D.≥700Ω
4.單項選擇題欲在一串幅度不等的脈沖信號中，剔除幅度不夠大的脈沖，可用（）電路。
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時器
5.單項選擇題若將輸入脈沖信號延遲一段時間后輸出，應(yīng)用（）電路。
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時器
最新試題
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
題型：單項選擇題
試提出數(shù)字頻率計的三種設(shè)計方案，比較各種方案的特點。如果用HDPLD來實現(xiàn)，設(shè)計方案是最佳嗎？簡述理由。
題型：問答題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
根據(jù)什么判斷簡單電路中的險象存在？
題型：問答題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項選擇題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型：問答題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項選擇題
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
題型：問答題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：單項選擇題