單項(xiàng)選擇題對(duì)同一邏輯門電路，分別使用正邏輯和負(fù)邏輯表示輸出與輸入之間的的邏輯關(guān)系，其表達(dá)式（）。

A.互為反函數(shù)
B.互為對(duì)偶式
B.相等
D.答案都不正確


你可能感興趣的試題

1.單項(xiàng)選擇題在TTL集成與非門中，多發(fā)射極晶體管T1的主要作用是（）。

A.倒相
B.邏輯乘
C.提高帶負(fù)載能力
D.提高抗干擾能力

2.單項(xiàng)選擇題半導(dǎo)體中有兩種載流子，分別是（）。

A.原子和中子
B.電子和空穴
C.電子和質(zhì)子
D.電子和離子

3.單項(xiàng)選擇題如果晶體三極管的（），則該管工作于飽和區(qū)。

A.發(fā)射結(jié)正偏置，集電結(jié)反偏置
B.發(fā)射結(jié)正偏置，集電結(jié)正偏置
C.發(fā)射結(jié)反偏置，集電結(jié)正偏置
D.發(fā)射結(jié)反偏置，集電結(jié)反偏置

4.單項(xiàng)選擇題硅二極管導(dǎo)通和截止的條件是（）。

A.VD>0.5V，VD<0.7V
B.VD>0.7V，VD<0.5V
C.VD>0.7V，VD<0.7V
D.VD>0.5V，VD<0.5V

5.單項(xiàng)選擇題邏輯函數(shù)與⊙滿足（）關(guān)系。

A.互非
B.對(duì)偶
C.相等
D.無任何關(guān)系

最新試題

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？

題型：?jiǎn)柎痤}

用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。

題型：?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。

題型：?jiǎn)雾?xiàng)選擇題

以下代碼中為無權(quán)碼的為（）。

題型：?jiǎn)雾?xiàng)選擇題

判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

題型：?jiǎn)柎痤}

一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

題型：?jiǎn)雾?xiàng)選擇題

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}

一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）

題型：?jiǎn)雾?xiàng)選擇題