A.發(fā)射結(jié)正偏置,集電結(jié)反偏置
B.發(fā)射結(jié)正偏置,集電結(jié)正偏置
C.發(fā)射結(jié)反偏置,集電結(jié)正偏置
D.發(fā)射結(jié)反偏置,集電結(jié)反偏置
您可能感興趣的試卷
你可能感興趣的試題
A.與有用輸入端連在一起
B.懸空
C.接正電源
D.接地
A.與非門
B.或非門
C.OC門
D.三態(tài)門
A.或非
B.OC
C.三態(tài)
D.與或非
A.TTL
B.CMOS
B.NMOS
D.PMOS
A.輸出電壓與輸入電壓之間的關(guān)系數(shù)
B.輸iU電壓與輸入電流之間的關(guān)系數(shù)
C.輸出端能帶同類門的今個數(shù)
D.輸入端數(shù)
最新試題
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù),但它不可以用來實現(xiàn)()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
以下代碼中為無權(quán)碼的為()。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?
若停電數(shù)分鐘后恢復供電,()中的信息能夠保持不變。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。