單項選擇題在下列器件中,不屬于時序邏輯電路的是()。
A.計數(shù)器
B.移位寄存器
C.全加器
D.序列信號檢測器
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題設計一個能存放8位二進制代碼的寄存器,需要()個觸發(fā)器。
A.8
B.4
C.3
D.2
2.單項選擇題若4位同步二進制加法計數(shù)器當前的狀態(tài)是0111,下一個輸入時鐘脈沖后,其內容為()。
A.0111
B.0110
C.1000
D.0011
3.單項選擇題已知Q3Q2Q1Q0是同步十進制計數(shù)器的觸發(fā)器輸出,若以Q3作進位,則其周期和脈沖寬度是()。
A.10個CP脈沖,正脈沖寬度為1個CP周期
B.10個CP脈沖,正脈沖寬度為2個CP周期
C.10個CP脈沖,正脈沖寬度為4個CP周期
D.10個CP脈沖,正脈沖寬度為8個CP周期
4.單項選擇題在設計同步時序電路時,檢查到不能自行啟動時,則()。
A.只能用反饋復位法清零
B.只能用修改驅動方程的方法
C.必須用反饋復位法清零并修改驅動方程
D.可以采用反饋復位法(置位法),也可以采用修改驅動方程的方法保證電路能白行啟動。
5.單項選擇題由10級觸發(fā)器構成的二進制計數(shù)器,其模值為()。
A.10
B.20
C.1000
D.1024
最新試題
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
題型:問答題
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
題型:單項選擇題
采用浮柵技術的EPROM中存儲的數(shù)據是()可擦除的。
題型:單項選擇題
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
題型:單項選擇題
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()
題型:單項選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
題型:單項選擇題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型:問答題
7系列EPROM存儲的數(shù)據是()可擦除的。
題型:單項選擇題
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
題型:問答題
如要將一個最大幅度為5.1V的模擬信號轉換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
題型:單項選擇題