單項(xiàng)選擇題下面對組合邏輯電路的功能特點(diǎn)描述錯(cuò)誤的是()。

A.輸出僅由輸入決定
B.電路的輸出與電路當(dāng)前狀態(tài)無關(guān)
C.電路結(jié)構(gòu)中無反饋環(huán)路
D.有記憶功能


你可能感興趣的試題

1.單項(xiàng)選擇題在()輸入情況下,“與非”運(yùn)算的結(jié)果是邏輯0。

A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1

2.單項(xiàng)選擇題十進(jìn)制數(shù)25用8421BCD碼表示為()。

A.10101
B.00100101
C.100101
D.10101

4.單項(xiàng)選擇題三態(tài)門輸出高阻狀態(tài)時(shí),下列說法不正確的是()。

A.用電壓表測量指針不動(dòng)
B.相當(dāng)于懸空
C.電壓不高不低
D.測量電阻指針不動(dòng)

最新試題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。

題型:問答題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號R=1和S=1。觸發(fā)器的輸出Q會(huì)()。

題型:單項(xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。

題型:單項(xiàng)選擇題

TTL與非門輸出高電平的參數(shù)規(guī)范值是()

題型:單項(xiàng)選擇題

27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。

題型:單項(xiàng)選擇題

一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。

題型:單項(xiàng)選擇題

ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來實(shí)現(xiàn)()。

題型:單項(xiàng)選擇題

根據(jù)什么判斷簡單電路中的險(xiǎn)象存在?

題型:問答題

與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。

題型:單項(xiàng)選擇題

以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()

題型:單項(xiàng)選擇題