A.主從JK觸發(fā)器
B.主從D觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.1、2、3、4
B.4、3、2、1
C.4、2、3、1
D.4、1、2、3
A.后級(jí)加緩沖電路
B.接入濾波電容
C.修改邏輯設(shè)計(jì)增加冗余項(xiàng)
D.引入封鎖脈沖
A.2
B.3
C.4
D.5
A.譯碼器
B.加法器
C.寄存器
D.數(shù)據(jù)選擇器
A.輸出僅由輸入決定
B.電路的輸出與電路當(dāng)前狀態(tài)無(wú)關(guān)
C.電路結(jié)構(gòu)中無(wú)反饋環(huán)路
D.有記憶功能
最新試題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少?
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?