單項選擇題存儲6位二進制信息要（）個觸發(fā)器。
A.2
B.4
C.6
D.8
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題一個觸發(fā)器可記錄一位二進制代碼，它有（）個穩(wěn)態(tài)。
A.0
B.1
C.2
D.3
2.單項選擇題在下列觸發(fā)器中，有約束條件的是（）。
A.主從JK觸發(fā)器
B.主從D觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
3.單項選擇題組合邏輯電路的分析步驟是（）。1、根據(jù)最簡輸出函數(shù)表達式畫出邏輯圖2、列出真值表3、寫出邏輯表達式并化簡4、電路功能描述邏輯抽象
A.1、2、3、4
B.4、3、2、1
C.4、2、3、1
D.4、1、2、3
4.單項選擇題下列哪一項不是組合邏輯電路消除競爭－冒險的方法（）。
A.后級加緩沖電路
B.接入濾波電容
C.修改邏輯設(shè)計增加冗余項
D.引入封鎖脈沖
5.單項選擇題一個8選1數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有幾個（）。
A.2
B.3
C.4
D.5
最新試題
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
題型：單項選擇題
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
題型：問答題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
題型：單項選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項選擇題
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
題型：單項選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項選擇題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
一個兩輸入端的門電路，當輸入為10時，輸出不是1的門電路為（）
題型：單項選擇題