單項選擇題8位移位寄存器，串行輸入時經(jīng)（）個脈沖后，8位數(shù)碼全部移入寄存器中。
A.1
B.2
C.4
D.8
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題一位8421BCD碼計數(shù)器至少需要（）個觸發(fā)器。
A.3
B.4
C.5
D.10
2.單項選擇題同步時序電路和異步時序電路比較，其差異在于后者（）。
A.沒有觸發(fā)器
B.沒有統(tǒng)一的時鐘脈沖控制
C.沒有穩(wěn)定狀態(tài)
D.輸出只與內(nèi)部狀態(tài)有關(guān)
3.單項選擇題N個觸發(fā)器可以構(gòu)成能寄存（）位二進(jìn)制數(shù)碼的寄存器。
A.N-1
B.N
C.N+1
D.2N
4.單項選擇題下列邏輯電路中為時序邏輯電路的是（）。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.數(shù)據(jù)選擇器
5.單項選擇題把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到（）進(jìn)制計數(shù)器。
A.4
B.5
C.9
D.20
最新試題
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
題型：單項選擇題
電可擦除的PROM器件是（）
題型：單項選擇題
試提出數(shù)字頻率計的三種設(shè)計方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計方案是最佳嗎？簡述理由。
題型：問答題
一個VHDL模塊是否必須有一個實(shí)體和一個結(jié)構(gòu)體？是否可以有多個實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
題型：單項選擇題
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
題型：單項選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
題型：單項選擇題
以下哪個編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
題型：單項選擇題
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：單項選擇題