A.二進(jìn)制
B.八進(jìn)制
C.十進(jìn)制
D.十六進(jìn)制
您可能感興趣的試卷
你可能感興趣的試題
A.真值表
B.表達(dá)式
C.邏輯圖
D.卡諾圖
A.C×C=C2
B.1+1=10
C.0<1
D.A+1=A
A.輸入級(jí)
B.輸出級(jí)
C.放大級(jí)
D.中間級(jí)
A.包圍圈盡可能的大,個(gè)數(shù)盡可能的少
B.包圍圈所含小方格數(shù)為2n(n=1、2、…)
C.允許重復(fù)圈1,但每個(gè)包圍圈至少應(yīng)有一個(gè)未被其他圈包圍過(guò)的最小項(xiàng)。
D.單獨(dú)包圍孤立的最下項(xiàng)。
A.與(·)換成或(+),或(+)換成與(·)
B.原變量變換為反變量,反變量變換為原變量
C.0換成1,1換成0
D.化成最簡(jiǎn)與或表達(dá)式
最新試題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。