A.CD4511
B.CD4017
C.74LS373
D.74HC373
您可能感興趣的試卷
你可能感興趣的試題
A.二進(jìn)制數(shù)
B.十進(jìn)制數(shù)
C.八進(jìn)制數(shù)
D.十六進(jìn)制數(shù)
A.智能機(jī)械位置檢測裝置
B.會場用的音頻擴(kuò)音機(jī)
C.高級照明燈具
D.數(shù)字電壓表
A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持-阻塞D觸發(fā)器
A.半導(dǎo)體數(shù)碼管
B.液晶數(shù)碼管
C.熒光數(shù)碼管
D.輝光數(shù)碼管
A.8-3譯碼器
B.2-4譯碼器
C.4-16譯碼器
D.3-8譯碼器
最新試題
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
具有“有1出0、全0出1”功能的邏輯門是()
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。