放大電路如圖所示，電路中電容容量足夠大，三極管的β＝50，rbb’＝200Ω，UBE＝0.6V，RB1＝120KΩ，RB2＝40KΩ，RC＝RL＝4KΩ，RE＝2.1KΩ，VCC＝12V，信號(hào)源內(nèi)阻RS＝10KΩ，
（1）估算電路的靜態(tài)工作點(diǎn)IBQ、IEQ、UCEQ；
（2）計(jì)算電路的放大倍數(shù)
、輸入電阻Ri和輸出電阻Ro的值。
（3）去掉旁路電容CE，求電壓放大倍數(shù)
，輸入電阻Ri。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸（注意圖中未畫(huà)出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
?TTL或非門(mén)組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
?CG放大器的性能描述合理的是（）。
?電路如圖所示，如果電容C2開(kāi)路，則MOSFET的漏極直流電壓將會(huì)（），漏極交流電壓將會(huì)（），增益將會(huì)（）。