A.0
B.1
C.2
D.10
您可能感興趣的試卷
你可能感興趣的試題
A.基數(shù)
B.權(quán)
C.系數(shù)
D.不確定
A.A+AB=A
B.A+B=B+A
C.AX0=0
D.A+A!*B=A
A.決定事件幾個條件有一個符合，這件事就發(fā)生
B.決定事件幾個條件全部符合，這件事就發(fā)生
C.條件不具備，事件發(fā)生；條件具備，事件不發(fā)生
D.事件和條件相反
A.F=A⊕B
B.F=A+B
C.F=A⊙B
D.F=（A*B）！
A.100100
B.110100
C.100101
D.100110
最新試題
當VGS=0時，能夠?qū)ǖ腗OS管為（）
?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。
?CS放大器中引入源極電阻RS，其作用有（）。?
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應(yīng)越明顯。???
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點向漏極移動。
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?