單項(xiàng)選擇題保險(xiǎn)柜的兩層們上各裝有一個(gè)開(kāi)關(guān)，分別表示AB，只有兩層門(mén)都打開(kāi)時(shí)，警報(bào)燈才亮，實(shí)現(xiàn)此功能的邏輯門(mén)L是（）

A.L=B
B.L=AB
C.L=A
D.L=A+B


您可能感興趣的試卷

你可能感興趣的試題

2.單項(xiàng)選擇題CNOS數(shù)字集成電路的電源電壓為（）

A.3v—18v
B.25v
C.220v
D.1.5v

3.單項(xiàng)選擇題“有0出1，全1出0”的是（）邏輯

A.與
B.或
C.非
D.與非

4.單項(xiàng)選擇題只有高電平、低電平的矩形脈沖信號(hào)是（）

A.模擬信號(hào)
B.數(shù)字信號(hào)
C.直流信號(hào)
D.交流信號(hào)

5.單項(xiàng)選擇題在脈沖技術(shù)中最常使用的脈沖波是（）

A.梯形波
B.三角波
C.鋸齒波
D.矩形波

最新試題

現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來(lái)自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過(guò)層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。

題型：?jiǎn)雾?xiàng)選擇題

?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。

題型：判斷題

當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）

題型：多項(xiàng)選擇題

假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。

題型：判斷題

I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸（注意圖中未畫(huà)出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?

題型：?jiǎn)雾?xiàng)選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。

題型：?jiǎn)雾?xiàng)選擇題

?已知Nexys4開(kāi)發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問(wèn)該計(jì)數(shù)器至少需要多少位？（）

題型：?jiǎn)雾?xiàng)選擇題

一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。

題型：?jiǎn)雾?xiàng)選擇題

CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?

題型：?jiǎn)雾?xiàng)選擇題

?CD放大器的性能特征有（）。?

題型：多項(xiàng)選擇題