放大電路如下圖所示，電路中電容容量足夠大，三極管的β＝50，rbb’＝200Ω，UBE＝0.6V，RB1＝120KΩ，RB2＝40KΩ，RC＝RL＝4KΩ，RE＝2.1KΩ，VCC＝12V，信號源內阻RS＝10KΩ，
（1）估算電路的靜態(tài)工作點IBQ、IEQ、UCEQ；
（2）畫出微變等效電路；
（3）計算電路的放大倍數(shù)Au、Aus、輸入電阻Ri和輸出電阻Ro的值。
（4）去掉旁路電容CE，求電壓放大倍數(shù)Au，輸入電阻Ri。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
假設NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點向漏極移動。
CG放大器因其輸入電阻過小，因此沒什么用處。
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應的是（）。
在對數(shù)字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
?MOSFET源極漏極間的長度L越大，溝道長度調制效應越明顯。???
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。