單項(xiàng)選擇題ispLSI器件中的GLB是指（）。
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題PLA是指（）。
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯
2.單項(xiàng)選擇題用PLA進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（）式。
A.與非與非
B.異或
C.最簡(jiǎn)與或
D.最簡(jiǎn)或與
3.單項(xiàng)選擇題在下列器件中，不屬于PLD的器件是（）。
A.PROM
B.EPROM
C.SRAM
D.PLA
4.單項(xiàng)選擇題不屬于PLD基本結(jié)構(gòu)部分的是（）。
A.與門陣列
B.或門陣列
C.與非門陣列
D.輸入緩沖器
5.單項(xiàng)選擇題PLD（可編程邏輯器件）屬于（）電路。
A.非用戶定制
B.全用戶定制
C.半用戶定制
D.自動(dòng)生成
最新試題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
題型：?jiǎn)柎痤}
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
題型：?jiǎn)柎痤}
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：?jiǎn)雾?xiàng)選擇題
ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
題型：?jiǎn)雾?xiàng)選擇題
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
題型：?jiǎn)雾?xiàng)選擇題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：?jiǎn)雾?xiàng)選擇題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：?jiǎn)柎痤}
以下代碼中為無(wú)權(quán)碼的為（）。
題型：?jiǎn)雾?xiàng)選擇題