多項(xiàng)選擇題可以用來暫時(shí)存放數(shù)據(jù)的器件是（）

A.數(shù)碼寄存器
B.計(jì)數(shù)器
C.移位寄存器
D.序列信號(hào)檢查器


你可能感興趣的試題

1.多項(xiàng)選擇題在下列功能表示方法中，不適合用于表示時(shí)序邏輯電路功能的是（）

A.狀態(tài)轉(zhuǎn)換圖
B.特征方程
C.真值表
D.數(shù)理方程

2.多項(xiàng)選擇題根據(jù)計(jì)數(shù)器中各觸發(fā)器狀態(tài)更新的情況不同，將計(jì)數(shù)器分為（）兩種類型。

A.可逆計(jì)數(shù)器
B.循環(huán)計(jì)數(shù)器
C.同步計(jì)數(shù)器
D.異步計(jì)數(shù)器

3.多項(xiàng)選擇題時(shí)序邏輯電路由（）兩部分組成。

A.集成定時(shí)器
B.組合邏輯電路
C.存儲(chǔ)電路
D.脈沖產(chǎn)生電路

4.多項(xiàng)選擇題時(shí)序邏輯電路的設(shè)計(jì)過程中除了有建立最原始的狀態(tài)轉(zhuǎn)換圖還有（）。

A.進(jìn)行狀態(tài)編碼
B.進(jìn)行電路設(shè)計(jì)
C.列出真值表
D.畫出邏輯圖

5.多項(xiàng)選擇題在用集成計(jì)數(shù)器進(jìn)行電路設(shè)計(jì)時(shí)常用的方法有（）。

A.級(jí)連法
B.置位法
C.復(fù)位法
D.擴(kuò)展法

最新試題

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。

題型：?jiǎn)雾?xiàng)選擇題

用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

具有“有1出0、全0出1”功能的邏輯門是（）

題型：?jiǎn)雾?xiàng)選擇題

簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

題型：?jiǎn)柎痤}

7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。

題型：?jiǎn)雾?xiàng)選擇題

采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題

如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。

題型：?jiǎn)雾?xiàng)選擇題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}