單項(xiàng)選擇題T觸發(fā)器的邏輯功能是（）
A.置0、置1
B.置0、置1、保持
C.置0、置1、保持、翻轉(zhuǎn)
D.保持、翻轉(zhuǎn)
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題JK觸發(fā)器J與K相接作為一個(gè)輸入時(shí)相當(dāng)于（）觸發(fā)器。
A.JK
B.T
C.D
2.單項(xiàng)選擇題CMOS反相器的優(yōu)點(diǎn)是（）
A.易飽和和截止
B.易維修
C.功耗小
D.功耗高
3.單項(xiàng)選擇題4位寄存器至少需要（）個(gè)觸發(fā)器構(gòu)成。
A.2
B.3
C.4
D.8
最新試題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：?jiǎn)雾?xiàng)選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
題型：?jiǎn)雾?xiàng)選擇題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
題型：多項(xiàng)選擇題
?CD放大器的性能特征有（）。?
題型：多項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
題型：?jiǎn)雾?xiàng)選擇題
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致，因此被稱為“源極跟隨器”。
題型：判斷題
?CS放大器中引入源極電阻RS，其作用有（）。?
題型：多項(xiàng)選擇題
已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值，那么各狀態(tài)下器件的工作狀態(tài)為（）。
題型：多項(xiàng)選擇題
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
題型：?jiǎn)雾?xiàng)選擇題