電路如圖所示,已知晶體管的re=10Ω,rbb=100Ω,rce=∞,β=100,Cbe=100pF,Cbc=3pF。
(1) 試畫(huà)出電路的高頻等效電路。
(2) 利用密勒近似求上限頻率fH。
您可能感興趣的試卷
最新試題
?若某放大器的輸入信號(hào)為電壓信號(hào),輸出信號(hào)為電流信號(hào),則以下描述正確的有()。?
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)?()
用作電壓放大器時(shí),CS放大器不合適的參數(shù)為()。?
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
CG放大器因其輸入電阻過(guò)小,因此沒(méi)什么用處。
?verilogHDL中已經(jīng)預(yù)先定義了的門(mén)級(jí)原型的符號(hào)有()。
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號(hào)的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號(hào)無(wú)效,計(jì)時(shí)使能信號(hào)有效的情況下,仿真需運(yùn)行多長(zhǎng)時(shí)間?()
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語(yǔ)句對(duì)應(yīng)的是()。
?已知Nexys4開(kāi)發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz,數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz,若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào),請(qǐng)問(wèn)該計(jì)數(shù)器至少需要多少位?()