問答題
硅晶體管電路如圖所示。設(shè)晶體管的UBE（on）=0.7V，β=100。判別電路的工作狀態(tài)。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?CS放大器中引入源極電阻RS，其作用有（）。?
題型：多項選擇題
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。
題型：單項選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
題型：多項選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
?某次電路實驗中，一同學(xué)按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
題型：單項選擇題
CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。
題型：判斷題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
題型：多項選擇題
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
題型：單項選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
題型：單項選擇題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項選擇題