判斷題任何一個時序電路,可能沒有輸入變量也可能沒有組合電路,但一定包含存儲電路。
您可能感興趣的試卷
最新試題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
題型:多項選擇題
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時,溝道夾斷點向漏極移動。
題型:判斷題
已知某N溝道增強型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
題型:多項選擇題
?MOSFET源極漏極間的長度L越大,溝道長度調(diào)制效應(yīng)越明顯。???
題型:判斷題
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。
題型:單項選擇題
?在verilogHDL的數(shù)字表達方式用,和十進制數(shù)127表示的數(shù)字相同的表達方式有()。
題型:多項選擇題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
題型:單項選擇題
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()
題型:單項選擇題
用作電壓放大器時,CS放大器不合適的參數(shù)為()。?
題型:單項選擇題
?verilog語法中,間隔符號主要包括()。
題型:多項選擇題