A.矩形波
B.尖峰波
C.近似三角波
D.正弦波
您可能感興趣的試卷
你可能感興趣的試題
A.不能跳變
B.可以跳變
C.充放電時(shí)按指數(shù)規(guī)律減小
D.充電時(shí)增加，放電時(shí)減小
A.て<<tp
B.て>tp
C.て>>tp
D.て<tp
A.て>>tp
B.て>tp
C.て<<tp
D.て<tp
A.500S
B.50S
C.5S
D.5000S
A.4V
B.5V
C.6V
D.8V
最新試題
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器，若采樣時(shí)間0.01s，那么它能夠測量的最大頻率是多少？（）
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?數(shù)字頻率計(jì)設(shè)計(jì)中的測頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）
?verilog語法中，間隔符號主要包括（）。
CG放大器因其輸入電阻過小，因此沒什么用處。
?CD放大器的性能特征有（）。?