A.て>>tp
B.て>tp
C.て<<tp
D.て<tp
您可能感興趣的試卷
你可能感興趣的試題
A.500S
B.50S
C.5S
D.5000S
A.4V
B.5V
C.6V
D.8V
A.不能跳變
B.可以跳變
C.充電時(shí)間按指數(shù)規(guī)律減小
D.充電時(shí)間按正比例規(guī)律增加
最新試題
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會(huì)（），漏極交流電壓將會(huì)（），增益將會(huì)（）。
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器，若采樣時(shí)間0.01s，那么它能夠測(cè)量的最大頻率是多少？（）
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來(lái)自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。