在圖所示電路中，設(shè)集成運(yùn)放A1、A2、A3均為理想運(yùn)放，穩(wěn)壓管正向?qū)妷嚎珊雎浴?ensp;
（1） A1、A2、A3各組成什么應(yīng)用電路；
（2）若輸入信號(hào)vi=5simωtV，試分別繪出相應(yīng)的vO1、vO2和vO的波形；
（3）試簡述A1、A2和A3各工作在線性區(qū)還是非線性區(qū)？
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對(duì)應(yīng)的是（）。
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請問該計(jì)數(shù)器至少需要多少位？（）
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
CG放大器因其輸入電阻過小，因此沒什么用處。
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致，因此被稱為“源極跟隨器”。
?CS放大器中引入源極電阻RS，其作用有（）。?