單項(xiàng)選擇題二進(jìn)制數(shù)(110111)2的十進(jìn)制形式為()

A.37
B.46
C.55
D.67


您可能感興趣的試卷

你可能感興趣的試題

2.單項(xiàng)選擇題兩輸入端的或非門,其輸入端為A、B,輸出端為Y,則表達(dá)式Y(jié)=()

A.AB
B.(AB)!
C.(A+B)!
D.A+B

4.單項(xiàng)選擇題對于下列邏輯代數(shù)運(yùn)算不成立的是()("!"表示非邏輯)

A.A+A!=1
B.A+BC=(A+B)(A+C)
C.A+A!B=A!+B
D.A+AB=A

5.單項(xiàng)選擇題對于數(shù)字電路理解正確的是()

A.可以處理各類連續(xù)變化的信號
B.可以放大小信號
C.可以處理在數(shù)值上和時(shí)間上不連續(xù)的信號
D.可以做電壓放大或功率放大

最新試題

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。

題型:單項(xiàng)選擇題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:單項(xiàng)選擇題

現(xiàn)在定義了一個(gè)1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個(gè)加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時(shí)定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是()。

題型:單項(xiàng)選擇題

CD放大器具有較()的輸入電阻和較()的輸出電阻。?????

題型:單項(xiàng)選擇題

?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?

題型:多項(xiàng)選擇題

CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。

題型:判斷題

?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時(shí)會出現(xiàn)冒險(xiǎn)現(xiàn)象?()

題型:單項(xiàng)選擇題

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項(xiàng)選擇題

?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。

題型:多項(xiàng)選擇題

?verilog語法中,間隔符號主要包括()。

題型:多項(xiàng)選擇題