問答題已知突變PN結(jié)零偏勢(shì)壘電容為3pF，內(nèi)建勢(shì)壘電壓為0.5V，計(jì)算10V反偏電壓時(shí)的勢(shì)壘電容。
您可能感興趣的試卷
最新試題
規(guī)定版圖幾何設(shè)計(jì)規(guī)則的意義是什么？
題型：?jiǎn)柎痤}
什么是MOS器件的體效應(yīng)？
題型：?jiǎn)柎痤}
編寫DRC版圖驗(yàn)證文件的主要依據(jù)是什么？
題型：?jiǎn)柎痤}
利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個(gè)MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。
題型：?jiǎn)柎痤}
版圖DRC、ERC和LVS的意義是什么？
題型：?jiǎn)柎痤}
為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？
題型：?jiǎn)柎痤}
圖a中M1和M2為某CMOS工藝中的兩個(gè)NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請(qǐng)畫出Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同的主要原因。
題型：?jiǎn)柎痤}
半導(dǎo)體工藝技術(shù)中，器件互連材料通常包括（）等。
題型：多項(xiàng)選擇題
在圖中，若所有的晶體管都工作在飽和區(qū)，畫出Vx從一個(gè)大的正值下降時(shí)Ix的草圖。
題型：?jiǎn)柎痤}
硅半導(dǎo)體工藝中的絕緣材料主要來源于硅自身產(chǎn)生的（）材料等。
題型：多項(xiàng)選擇題