問(wèn)答題目前集成電路版圖設(shè)計(jì)的主流工具有哪些?
您可能感興趣的試卷
你可能感興趣的試題
2.問(wèn)答題編寫DRC版圖驗(yàn)證文件的主要依據(jù)是什么?
3.問(wèn)答題版圖DRC、ERC和LVS的意義是什么?
5.問(wèn)答題規(guī)定版圖幾何設(shè)計(jì)規(guī)則的意義是什么?
最新試題
集成電容主要有幾種結(jié)構(gòu)?
題型:?jiǎn)柎痤}
MOS場(chǎng)效應(yīng)管(MOSFET)在20世紀(jì)70年代得到了廣泛的接受,從那時(shí)起到現(xiàn)在一直是集成電路的主流晶體管。MOSFET有兩類()和()。每種類型可由各自器件的多數(shù)載流子來(lái)區(qū)別。
題型:多項(xiàng)選擇題
把半導(dǎo)體級(jí)硅的多晶硅塊,轉(zhuǎn)換成一塊大的單晶硅的過(guò)程,稱作()。生長(zhǎng)后的單晶硅被稱為()。
題型:?jiǎn)雾?xiàng)選擇題
設(shè)計(jì)一個(gè)CMOS差分放大器電路,寫出其對(duì)應(yīng)的SPICE描述語(yǔ)句并作差模電流-電壓特性分析。
題型:?jiǎn)柎痤}
硅半導(dǎo)體工藝中的絕緣材料主要來(lái)源于硅自身產(chǎn)生的()材料等。
題型:多項(xiàng)選擇題
由硅片生產(chǎn)的半導(dǎo)體產(chǎn)品,又被稱為()。
題型:多項(xiàng)選擇題
為提高CMOS集成電路的抗自鎖能力,可在版圖設(shè)計(jì)上采取哪些措施?
題型:?jiǎn)柎痤}
試用電導(dǎo)率為102/(Ω·cm),厚1μm的材料設(shè)計(jì)1kΩ的電阻,設(shè)電阻寬1μm,求其長(zhǎng)。
題型:?jiǎn)柎痤}
什么是無(wú)源電阻?什么是有源電阻?舉例說(shuō)明。
題型:?jiǎn)柎痤}
MOS器件存在哪些二階效應(yīng)?
題型:?jiǎn)柎痤}