單項(xiàng)選擇題對(duì)于555集成，當(dāng)控制端5腳不接控制電壓時(shí)，若要2腳為低電平，則要求其電壓值（）

A.<0
B.<1/3Vcc
C.<1/2Vcc
D.<2/3Vcc


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題常用集成555電路的外形是（）

A.雙列4腳
B.單列8腳
C.雙列8腳
D.單列4腳

2.單項(xiàng)選擇題555集成電路有雙極型和CMOS型兩種，雙極型的優(yōu)點(diǎn)是（）。

A.功耗低
B.輸入阻抗高
C.輸出功率大
D.噪聲小

4.單項(xiàng)選擇題下列觸發(fā)器中不能用于移位寄存器的是（）

A.D觸發(fā)器
B.JK觸發(fā)器
C.基本RS觸發(fā)器
D.負(fù)邊沿觸發(fā)D觸發(fā)器

5.單項(xiàng)選擇題為使觸發(fā)器可靠地翻轉(zhuǎn)，輸入信號(hào)必須先于時(shí)鐘信號(hào)有效，這段時(shí)間間隔稱為（）

A.延遲時(shí)間
B.保持時(shí)間
C.建立時(shí)間
D.轉(zhuǎn)換時(shí)間

最新試題

I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?

題型：?jiǎn)雾?xiàng)選擇題

以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）

題型：?jiǎn)雾?xiàng)選擇題

用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?

題型：?jiǎn)雾?xiàng)選擇題

?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。

題型：多項(xiàng)選擇題

?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???

題型：判斷題

?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問該計(jì)數(shù)器至少需要多少位？（）

題型：?jiǎn)雾?xiàng)選擇題

?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）

題型：?jiǎn)雾?xiàng)選擇題

?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。

題型：多項(xiàng)選擇題

?CD放大器的性能特征有（）。?

題型：多項(xiàng)選擇題

MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???

題型：判斷題