已知某放大器的幅頻特性如圖所示。
（1）試說明該放大器的中頻增益、上限頻率fH和下限頻率fL、通頻帶BW。
（2）當ui=sin（4π·106t）（mV）+20sin（2π×104t）（mV）和ui=sin（2π·5t）（mV）+20sin（2π×104t）（mV）時，輸出信號有無失真？是何種性質的失真？分別說明之。
您可能感興趣的試卷
，UGS（th）=2.5V。試求IDQ、UGSQ和UDSQ的值。
最新試題
以下哪個MOS放大器組態(tài)結構最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?CG放大器的性能描述合理的是（）。
?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時顯示各自對應的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
?MOSFET源極漏極間的長度L越大，溝道長度調(diào)制效應越明顯。???
?verilogHDL的基本結構中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結束方式是（）。
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應的是（）。